{"id":504,"date":"2020-12-06T08:52:36","date_gmt":"2020-12-06T08:52:36","guid":{"rendered":"https:\/\/picockpit.com\/raspberry-pi\/?p=504"},"modified":"2023-11-13T11:42:54","modified_gmt":"2023-11-13T11:42:54","slug":"monitor-sd-card-health-of-raspberry-pi","status":"publish","type":"post","link":"https:\/\/picockpit.com\/raspberry-pi\/pl\/monitor-sd-card-health-of-raspberry-pi\/","title":{"rendered":"Wszystko o kondycji kart SD na Raspberry Pi"},"content":{"rendered":"
\"Stan<\/figure>\n\n\n\n

Karta SD jest - obok zasilacza - krytycznym dodatkowym komponentem Raspberry Pi. Monitorowanie jej stanu jest naprawd\u0119 wa\u017cne, aby zapewni\u0107 p\u0142ynne dzia\u0142anie systemu operacyjnego Raspberry Pi i dobre wra\u017cenia u\u017cytkownika. Ten artyku\u0142 poka\u017ce Ci kilka sposob\u00f3w, jak sprawdzi\u0107 i monitorowa\u0107 stan karty microSD.<\/p>\n\n\n\n

Najpierw przedstawi\u0119 dog\u0142\u0119bny przegl\u0105d dzia\u0142ania kart pami\u0119ci, aby\u015b m\u00f3g\u0142 zrozumie\u0107 mo\u017cliwo\u015bci i ograniczenia sprawdzania stanu karty SD.<\/p>\n\n\n\n

Nast\u0119pnie wyja\u015bni\u0119, jak chroni\u0107 kart\u0119 microSD, ograniczaj\u0105c typowe problemy, z kt\u00f3rymi borykaj\u0105 si\u0119 u\u017cytkownicy Raspberry Pi. Om\u00f3wimy r\u00f3wnie\u017c najlepsze marki kart microSD dla Raspberry Pi, kt\u00f3re polecamy.<\/p>\n\n\n\n

Je\u015bli chcesz, mo\u017cesz r\u00f3wnie\u017c przej\u015b\u0107 dalej, aby uzyska\u0107 polecenia systemu Linux do sprawdzenia bie\u017c\u0105cego stanu karty microSD.<\/p>\n\n\n\n

Podstawy: Wewn\u0105trz karty microSD<\/h2>\n\n\n
\n
\"Inneres
Obraz: Ilustracja przedstawiaj\u0105ca wn\u0119trze karty SD. Karta microSD ma podobn\u0105 struktur\u0119. \u0179r\u00f3d\u0142o obrazu: CC-BY-SA Korpsvart<\/a>, Wikimedia Commons<\/figcaption><\/figure>\n<\/div>\n\n\n

Karta microSD zawiera uk\u0142ad pami\u0119ci flash (po lewej stronie obrazka), oraz mikrokontroler (po prawej stronie obrazka, zazwyczaj oparty na architekturze ARM).<\/p>\n\n\n\n

Flash<\/h3>\n\n\n\n

Pami\u0119\u0107 flash przechowuje informacje poprzez \"uwi\u0119zienie\" elektron\u00f3w<\/strong>kt\u00f3re s\u0105 \"wstrzykiwane\" za pomoc\u0105 wysokiego napi\u0119cia przez nieprzewodz\u0105cy przewodnik do tzw. bramka p\u0142ywaj\u0105ca<\/strong>(**). Elektrony s\u0105 wi\u0119c cz\u0119\u015bci\u0105 tranzystora, kt\u00f3ry mo\u017ce pozwoli\u0107 na przep\u0142yw pod\u0142\u0105czonego pr\u0105du lub nie, w zale\u017cno\u015bci od \u0142adunku p\u0142ywaj\u0105cej bramki. Teoretycznie nie mog\u0105 one odp\u0142yn\u0105\u0107, poniewa\u017c bramka p\u0142ywaj\u0105ca jest elektrycznie odizolowana<\/strong>. Oznacza to, \u017ce informacje pozostaj\u0105 zapisane nawet po wy\u0142\u0105czeniu zasilania.<\/p>\n\n\n\n

\n
\n
\"\"
Zdj\u0119cia: CC-BY-SA \u0414.\u0418\u043b\u044c\u0438\u043d Wikimedia Commons<\/a> \/  Jlochoap CC-0<\/a><\/em><\/figcaption><\/figure>\n<\/div><\/div>\n<\/div>\n\n\n
\n
\"\"<\/figure>\n<\/div>\n\n\n

Informacja jest zawsze odczytywana pomi\u0119dzy \u017ar\u00f3d\u0142em (S) a drenem (D). Elektrony wprowadzone do bramki p\u0142ywaj\u0105cej zwi\u0119kszaj\u0105 np. napi\u0119cie progowe tranzystora, od kt\u00f3rego pop\u0142yn\u0105\u0142by pr\u0105d. Tranzystor blokuje si\u0119 wtedy przy normalnym napi\u0119ciu odczytu (nie przewodzi).<\/p>\n\n\n\n

Do zaprogramowania p\u0142ywaj\u0105cej bramki potrzebne jest znacznie wy\u017csze napi\u0119cie elektryczne (np. 10 V) ni\u017c do normalnej operacji odczytu (np. 3,3 V). W tym celu kluczow\u0105 rol\u0119 odgrywa dodatkowo bramka steruj\u0105ca (V1\/V2\/V3).<\/p>\n\n\n\n

Aby skasowa\u0107 wszystko, bramka steruj\u0105ca wypycha elektrony z bramki p\u0142ywaj\u0105cej, przyk\u0142adaj\u0105c wysokie napi\u0119cie ujemne.<\/p>\n\n\n\n

Elementy NAND flash stosowane w kartach microSD grupuj\u0105 poszczeg\u00f3lne tranzystory pami\u0119ci w strony, a kilka stron w bloki. Strona ma od 512 do 8192 bajt\u00f3w, blok mo\u017ce zawiera\u0107 do 256 stron (a wi\u0119c \u0142\u0105cznie 2048 kB przy wielko\u015bci strony 8kB).<\/p>\n\n\n\n

Zapis (dla logicznej \"1\") mo\u017ce by\u0107 wykonywany bitowo lub przynajmniej bajtowo\/wordowo. Kasowanie (dla logicznego \"0\") mo\u017ce by\u0107 wykonane tylko zgodnie z ruchem wskaz\u00f3wek zegara. Je\u015bli pozostan\u0105 jakie\u015b niezmienione informacje, nale\u017cy je ponownie zaprogramowa\u0107.<\/p>\n\n\n\n

Pami\u0119ci flash maj\u0105 ograniczon\u0105 \u017cywotno\u015b\u0107 ze wzgl\u0119du na programowanie i kasowanie, kt\u00f3re obliczamy w cyklach kasowania.<\/strong><\/span><\/p>\n\n\n\n

Powodem ograniczonej \u017cywotno\u015bci jest uszkodzenie izolacyjnej warstwy tlenku, kt\u00f3ra chroni p\u0142ywaj\u0105c\u0105 bramk\u0119 przed wyciekiem \u0142adunku, spowodowanym wysokimi napi\u0119ciami. Gdy tylko warstwa ta staje si\u0119 przewodz\u0105ca, kom\u00f3rka pami\u0119ci nie mo\u017ce przechowywa\u0107 wi\u0119cej informacji.<\/p>\n\n\n\n

Aside: Kom\u00f3rki pami\u0119ci wielopoziomowej<\/h3>\n\n\n\n

Pocz\u0105tkowo istnia\u0142y tylko dwa stany na\u0142adowania (1 bit informacji<\/strong>) na kom\u00f3rk\u0119 pami\u0119ci. Obecnie, dzi\u0119ki kilku p\u0142ywaj\u0105cym bramkom na tranzystor, wielopoziomowe kom\u00f3rki pami\u0119ci przechowuj\u0105 r\u00f3\u017cne stany na\u0142adowania, a tym samym kilka bit\u00f3w na tranzystor pami\u0119ci. Podczas odczytu system ocenia, w jaki spos\u00f3b przy\u0142o\u017cony pr\u0105d jest przewodzony w r\u00f3\u017cny spos\u00f3b przez tranzystor.<\/p>\n\n\n\n

Z jednej strony umo\u017cliwia to znaczne zwi\u0119kszenie g\u0119sto\u015bci kom\u00f3rek pami\u0119ci, ale z drugiej strony odczyt jest wolniejszy, a kom\u00f3rki pami\u0119ci reaguj\u0105 znacznie bardziej wra\u017cliwie na b\u0142\u0119dy bitowe na straty \u0142adunku. W przypadku kom\u00f3rek jednopoziomowych mo\u017cliwe jest wykonanie od 100 000 do 1 000 000 cykli zapisu-erase, w przypadku TLC (kom\u00f3rki tr\u00f3jpoziomowe z trzema bitami na kom\u00f3rk\u0119 pami\u0119ci) ok. 1000 cykli zapisu-erase.<\/p>\n\n\n\n

Jest to pow\u00f3d, dla kt\u00f3rego przemys\u0142owe karty SD maj\u0105 zwykle mniejsz\u0105 g\u0119sto\u015b\u0107 pami\u0119ci i wykorzystuj\u0105 SLC (single level cells), dla lepszej integralno\u015bci danych.<\/strong>.<\/span><\/p>\n\n\n\n

Kontroler<\/h3>\n\n\n\n

Zadaniem kontrolera jest zarz\u0105dzanie lamp\u0105 b\u0142yskow\u0105, a w szczeg\u00f3lno\u015bci wykonywanie niwelacja zu\u017cycia i korekcja b\u0142\u0119d\u00f3w odczytu<\/strong>. Wydajno\u015b\u0107 i d\u0142ugowieczno\u015b\u0107 karty microSD zale\u017cy w decyduj\u0105cym stopniu od algorytm\u00f3w zastosowanych w kontrolerze.<\/p>\n\n\n\n

Pami\u0119\u0107 flash nie mo\u017ce by\u0107 przepisywana tak cz\u0119sto, jak jest to wymagane, z powodu uszkodzenia izoluj\u0105cej warstwy tlenku bramek p\u0142ywaj\u0105cych, jak opisano powy\u017cej. Aby unikn\u0105\u0107 uszkodzenia poszczeg\u00f3lnych obszar\u00f3w, kt\u00f3re s\u0105 szczeg\u00f3lnie cz\u0119sto u\u017cywane, kontroler r\u00f3\u017cnicuje fizyczny przydzia\u0142 do blok\u00f3w, kt\u00f3re mog\u0105 by\u0107 logicznie adresowane przez system plik\u00f3w (= wear leveling).<\/strong><\/p>\n\n\n\n

Ta zmienno\u015b\u0107 alokacji fizycznej jest r\u00f3wnie\u017c powodem, \u017ce testowanie zapisu na karcie SD (poprzez zapisywanie i odczytywanie za pomoc\u0105 narz\u0119dzi bad block, itp.) w rzeczywisto\u015bci nie zidentyfikuje prawdziwych z\u0142ych blok\u00f3w i pozwoli na ich unikni\u0119cie na poziomie systemu operacyjnego \/ systemu plik\u00f3w! Tylko kontroler pami\u0119ci flash wewn\u0105trz karty microSD wie, kt\u00f3ry blok jest zapisywany \/ odczytywany w danym momencie, a jak wspomniano, mo\u017ce si\u0119 to zmieni\u0107 w czasie.<\/strong><\/span><\/p>\n\n\n\n

Uszkodzone bloki (bad blocks) s\u0105 ju\u017c obecne w fabrycznie nowej pami\u0119ci flash. Te wadliwe bloki s\u0105 oznaczone w specjalnym obszarze pami\u0119ci flash.<\/p>\n\n\n\n

Zarz\u0105dzane s\u0105 r\u00f3wnie\u017c informacje o korekcji b\u0142\u0119d\u00f3w dla poszczeg\u00f3lnych blok\u00f3w, dzi\u0119ki czemu b\u0142\u0119dy odczytu mog\u0105 by\u0107 korygowane za pomoc\u0105 sum kontrolnych. Kontroler dodaje bloki z klastrowymi b\u0142\u0119dami odczytu do listy z\u0142ych blok\u00f3w i przesuwa rzeczywist\u0105 alokacj\u0119 fizyczn\u0105 bloku logicznego.<\/p>\n\n\n\n

Karta microSD ma zazwyczaj - w zale\u017cno\u015bci od producenta - oko\u0142o 10% wolnej pojemno\u015bci, aby wymieni\u0107 z\u0142e bloki na dobre \"bloki rezerwowe\".<\/p>\n\n\n\n

Ma\u0142e brudne sekrety: Problemy z pami\u0119ci\u0105 flash<\/h3>\n\n\n\n

Usuwanie odbywa si\u0119 tylko w kierunku przeciwnym do ruchu wskaz\u00f3wek zegara<\/h4>\n\n\n\n

Dane mog\u0105 by\u0107 kasowane tylko blok po bloku. Wymazywanie obci\u0105\u017ca kom\u00f3rki pami\u0119ci i skraca ich \u017cywotno\u015b\u0107 - powstaj\u0105 nowe uszkodzone bloki.<\/p>\n\n\n\n

Wadliwe bloki z fabryki<\/h4>\n\n\n\n

Pami\u0119ci Flash s\u0105 ju\u017c dostarczane z wadliwymi blokami. W trakcie eksploatacji dodawane s\u0105 kolejne wadliwe bloki (bad bloki). Dlatego kontroler stara si\u0119 zapisywa\u0107 \/ kasowa\u0107 bloki mo\u017cliwie r\u00f3wnomiernie poprzez wear-leveling.<\/p>\n\n\n\n

MLC i TLC szczeg\u00f3lnie wra\u017cliwe<\/h4>\n\n\n\n

Wielopoziomowe kom\u00f3rki pami\u0119ci (MLC) zmniejszaj\u0105 liczb\u0119 cykli kasowania, a tym samym d\u0142ugoterminow\u0105 niezawodno\u015b\u0107.<\/p>\n\n\n\n

Czyta\u0107 przeszkadza\u0107<\/h4>\n\n\n\n

Zjawiskiem, o kt\u00f3rym jeszcze nie wspomnia\u0142em, a kt\u00f3re jest szczeg\u00f3lnie perfidne, jest Czyta\u0107 przeszkadza\u0107<\/strong>. Nawet przy samym odczycie z karty, mo\u017ce on - w\u0142a\u015bnie przez odczyt - spowodowa\u0107, \u017ce s\u0105siednie kom\u00f3rki pami\u0119ci w tym samym bloku zmieni\u0105 swoje zaprogramowanie. Prawdopodobie\u0144stwo takiego zdarzenia wzrasta gwa\u0142townie po kilku 100 000 odczyt\u00f3w.<\/p>\n\n\n\n

Aby unikn\u0105\u0107 zak\u0142\u00f3ce\u0144 odczytu, kontroler rejestruje liczb\u0119 dost\u0119p\u00f3w do bloku, aby po przekroczeniu pewnego progu skopiowa\u0107 go w ca\u0142o\u015bci do nowej lokalizacji i usun\u0105\u0107 oryginalny blok. Nast\u0119pnie blok mo\u017ce by\u0107 ponownie wykorzystany.<\/p>\n\n\n\n

Wszystko to s\u0105 rzeczy, kt\u00f3re kontroler musi skompensowa\u0107, aby udawa\u0107, \u017ce jest \"idealn\u0105 kart\u0105 pami\u0119ci\" na zewn\u0105trz, podczas gdy w \u015brodku wygl\u0105da zupe\u0142nie inaczej!<\/p>\n\n\n\n

Wreszcie, bity zapisane przez promieniowanie rentgenowskie mog\u0105 zosta\u0107 przypadkowo usuni\u0119te. W tym przypadku jedynie konstrukcja karty odporna na promieniowanie rentgenowskie mo\u017ce zapewni\u0107, \u017ce dane pozostan\u0105 nienaruszone.<\/p>\n\n\n\n

Producent i wyb\u00f3r dobrej karty<\/h2>\n\n\n\n

Zar\u00f3wno mikrokontroler, jak i lampa b\u0142yskowa oraz gotowa karta microSD mog\u0105 pochodzi\u0107 od r\u00f3\u017cnych producent\u00f3w - karta SD Panasonic na przyk\u0142adowym zdj\u0119ciu ma lamp\u0119 b\u0142yskow\u0105 Samsung. Kontroler zosta\u0142 wyprodukowany w Japonii.<\/p>\n\n\n\n

Istnieje czterech producent\u00f3w, kt\u00f3rzy wytwarzaj\u0105 urz\u0105dzenia NAND flash:<\/p>\n\n\n\n